




دانشکده مهندسی - گروه برق


|                                    |                             |
|------------------------------------|-----------------------------|
| عنوان درس: طراحی سیستمهای دیجیتال  | استاد درس: دکتر صیفی کاویان |
| مدت امتحان: ۹۰ دقیقه               | تاریخ امتحان:               |
| استفاده از جزوه یا کتاب مجاز نیست. |                             |

1. Develop a System Verilog code for a FULL ADDER. (۱۰ نمره)

2. Describe following circuits by System Verilog. (۱۰ نمره)



DFF-A



DFF-B

3. Develop a System Verilog code for a MUX 8x1. (۱۰ نمره)

4. Develop a System Verilog code for an even parity generator for 8-bit data. (۱۰ نمره)


5. Develop a System Verilog code for a 2048X32 RAM chip. (۱۰ نمره)

6. Develop a System Verilog code for a frequency divider for F/7. (۱۰ نمره)

7. Develop a System Verilog code for the following circuit. (۲۰ نمره)

Input: CLK

Output: Q0, Q1, Q2, Q3



Regards

Yousef Seifi Kavian

15 Ordibehesht 1405